PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10164458 A

(43) Date of publication of application: 19.06.98

(51) Int. Ci

H04N 5/52 H04N 5/14 H04N 9/78

(21) Application number: 08316696

(22) Date of filing: 27.11.96

(71) Applicant

NIPPON MOTOROLA LTD

(72) Inventor.

COPYRIGHT: (C)1998,JPO

MURAI NISHIYOSHI TAKANO NAOKI SUGIYAMA TOSHIHISA

(54) VIDEO SIGNAL PROCESSOR

(57) Abstract:

PROBLEM TO BE SOLVED: To suitably control the level of input composite video signal by shortening the time constant of a peak automatic gain control(AGC) loop system, including a data-generating means for peak AGC rather than the time constant of sync AGC loop system, including a data generating means for sync AGC.

SOLUTION: A timing control circuit 26 generates respective timing signals, corresponding to a synchronization signal input (VBLANK, HD) from a synchronizing separator circuit 6 and the time constant from a time constant control circuit 27. The time constant of a peak AGC loop is set to the time constant control circuit 27 rather than the time constant of sync AGC loop system, in order to make the peak AGC more preferential rather than the sync AGC, when a real peak value is larger than a reference peak value. Thus, the level of input composite video signal can be suitably controlled by operating the peak AGC during the sync AGC loop with a sync chip as a reference.

| Company | March 200 | Company | Co

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-164458

(43)公開日 平成10年(1998) 6月19日


(51) Int.Cl. ⁶ H 0 4 N	5/52	識別記号	F I H O 4 N	5/52				
	5/14			5/14 Z				
	9/78			9/78	4	Ā		
			審査請求	未請求	請求項の数 6	OL	(全 13 頁)	
(21)出願番号		特願平8-316696 	(71)出願人		-	L		
(22)出顧日		平成8年(1996)11月27日		日本モトローラ株式会社 東京都港区南麻布 3 丁目20番 1 号				
		1,200,11,11. [1	(72)発明者			120EF 1	. •3	
	٠			東京都洋	ェレ B区南麻布3丁目 株式会社内	120番 1	号日本モト	
		•	(72)発明者					
				東京都港	B区南麻布3丁目	120番1	号日本モト	
					杖式会社内			
			(72)発明者	杉山 俊	数人			
•				東京都港	医内麻布 3 丁目	20番1	号日本モト	
				ローラ杉	大式会社内			
			(74)代理人	弁理士	藤村 元彦			

(54) 【発明の名称】 ビデオ信号処理装置

(57)【要約】

【目的】 入力複合ビデオ信号のレベルを適切に制御することができるビデオ信号処理装置を提供する。

【解決手段】 アナログの入力複合ビデオ信号をアナロ グ増幅手段によって増幅した後、A/D変換手段によっ てディジタル化し、ディジタル化された複合ビデオ信号 から輝度信号及び色信号を分離抽出して出力するビデオ 信号処理装置において、その輝度信号のペディスタル値 がペディスタル基準値に制御されるようにペディスタル 値に応じたシンクAGC用データを生成するシンクAG C用データ生成手段と、輝度信号のピーク値がピーク基 準値に制御されるようにピーク値に応じたピークAGC 用データを生成するピークAGC用データ生成手段と、 シンクAGC用データ及びピークAGC用データに応じ てアナログ増幅手段のゲインを制御する制御手段とが備 えられ、ピークAGC用データ生成手段を含むピークA GCループ系の時定数がシンクAGC用データ生成手段 を含むシンクAGCループ系の時定数より短くされてい る。



1

【特許請求の範囲】

【請求項1】 入力されたアナログの複合ビデオ信号を 増幅するアナログ増幅手段と、

前記アナログ増幅手段の出力信号をディジタル化するA /D(アナログ/ディジタル)変換手段と、

前記A/D変換手段によってディジタル化された複合ビ デオ信号から輝度信号及び色信号を分離抽出するY/C

前記輝度信号のペディスタル値がペディスタル基準値に 制御されるように前記ペディスタル値に応じたシンクA 10 GC(オートゲインコントロール)用データを生成する シンクAGC用データ生成手段と、

前記輝度信号のピーク値がピーク基準値に制御されるよ うに前記ピーク値に応じたピークAGC用データを生成 するピークAGC用データ生成手段と、

前記シンクAGC用データ及び前記ピークAGC用デー タに応じて前記アナログ増幅手段のゲインを制御する制 御手段と、を備えたビデオ信号処理装置であって、

前記ピークAGC用データ生成手段を含むピークAGC ループ系の時定数が前記シンクAGC用データ生成手段 20 を含むシンクAGCループ系の時定数より短くされてい ることを特徴とするビデオ信号処理装置。

【請求項2】 シンクAGC用データ生成手段は、

前記輝度信号のペディスタル値をライン毎に平均してペ ディスタル平均値を検出し、更に複数ライン毎にその複 数ライン分の前記ペディスタル平均値を平均して複数ラ インペディスタル平均値として検出するペディスタル平 均化手段と、

前記複数ラインペディスタル平均値を所定のタイミング で抽出する抽出手段と、

前記抽出手段の抽出値と前記ペディスタル基準値とを比 較する比較手段と、

前記抽出手段の抽出値の前記所定のタイミング毎の前回 値と今回値との差分の絶対値が基準値より大きいか否か を示す差分データを出力する差分検出手段と、

前記比較手段の比較結果に応じてシンクAGCの制御方 向を検出して第1制御方向データを出力する制御方向検 出手段と、

前記シンクAGCの制御方向が複数回連続して同一方向 るフィルタ手段とを有し、

前記差分データ並びに前記第1及び第2制御方向データ をシンクAGC用データとし、

前記ピークAGC用データ生成手段は、

前記輝度信号のピーク値をライン毎に平均してピーク平 均値を検出するピーク平均化手段と、

前記ピーク平均値を積算して前記所定のタイミング毎の 積算値を前記ピーク基準値と比較してその比較結果を出 力する積算比較手段と、

前記積算比較手段の比較結果が前記積算値を前記ピーク 50 る。

基準値より大である状態から前記積算値を前記ピーク基 準値以下である状態に変化したことを検出したときピー ク低下データを出力する手段とを有し、

前記積算比較手段の比較結果と前記ピーク低下データを 前記ピークAGC用データとし、

前記制御手段は、前記積算比較手段の比較結果が前記積 算値を前記ピーク基準値以下であるときには前記フィル タ手段から出力された前記制御方向データに応じて前記 アナログ増幅手段のゲインを制御し、前記積算比較手段 の比較結果が前記積算値を前記ピーク基準値より大であ るときには前記第1及び第2制御方向データ並び前記ピ ーク低下データに応じて前記アナログ増幅手段のゲイン を制御することを特徴とする請求項1記載のビデオ信号 処理装置。

【請求項3】 前記制御手段は、前記第1制御方向デー タが下方向を示し、前記積算比較手段の比較結果が前記 積算値を前記ピーク基準値より大である状態を示し、か つ前記ピーク低下データが出力されたときイネーブル信 号を生成する手段を有し、

前記ビデオ信号処理装置は、更に、前記抽出手段の抽出 値を保持してそれを同期信号用スライスデータとして出 力する同期用スライスデータ発生手段と、 前記A/D 変換手段によってディジタル化された複合ビデオ信号か ら前記同期信号用スライスデータが示すレベルに従って 同期信号を分離抽出する同期分離手段と、

前記抽出手段の抽出値を保持してその4値分毎に積分し てそれを前記イネーブル信号の生成時に輝度信号用スラ イスデータとして出力する輝度信号用スライスデータ発 生手段と、

30 前記輝度信号用スライスデータが示すレベルに従って前 記輝度信号のレベルを変換する輝度レベル変換手段と、 を有することを特徴とする請求項 1 又は 2 記載のビデオ 信号処理装置。

【請求項4】 前記所定のタイミングは前記アナログの 複合ビデオ信号の垂直帰線消去期間信号の整数倍のタイ ミングであることを特徴とする請求項1記載のビデオ信 号処理装置。

【請求項5】 前記A/D変換手段によってディジタル 化された複合ビデオ信号のシンクチップ値を一定に保持 であるときその方向を示す第2制御方向データを出力す 40 するシンクチップクランプ手段を有することを特徴とす る請求項1記載のビデオ信号処理装置。

> 【請求項6】 前記アナログの複合ビデオ信号の入力時 に装置内の各手段に初期値を設定する初期設定手段を有 することを特徴とする請求項1記載のビデオ信号処理装

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、入力複合ビデオ信 号のレベルを一定に維持するビデオ信号処理装置に関す

30

[0002]

【従来の技術】従来、入力複合ビデオ信号のレベルを一 定に維持する構成としては、その信号のシンクチップと ペディスタルとの間のレベルを一定に維持するシンク (Sync) AGC (オートゲインコントロール)と、複合 ビデオ信号の全体レベルを一定に維持するピークAGC とを組み合わせて制御することが一般的であった。 [0003]

【発明が解決しようとする課題】シンクチップを基準に して全てのレベル値を確定する場合には、入力複合ビデ 10 オ信号のペディスタル値とそのビデオ信号のピーク値と の関係が図l(a)に示すように、実ペディスタル値が ペディスタル基準値より低く、実ピーク値がピーク基準 値より高い状態であると、ピークAGCにより図1

(b) に示すように実ピーク値を矢印Xの如くピーク基 準値まで下げようとする動作が生じる一方、シンクAG Cにより図1(c)に示すように実ペディスタル値を矢 **印Yの如くペディスタル基準値まで上げようとする動作** が生じ、この2つの動作が繰り返される。よって、この ような2つのAGC動作の組み合わせではレベル制御が 20 に16個のペディスタル値のデータを取り出してその平 不安定になり、発振してしまうという問題点があった。

【0004】そとで、本発明の目的は、入力複合ビデオ 信号のレベルを適切に制御することができるビデオ信号 処理装置を提供することである。

[0005]

【課題を解決するための手段】本発明のビデオ信号処理 装置は、入力されたアナログの複合ビデオ信号を増幅す るアナログ増幅手段と、アナログ増幅手段の出力信号を ディジタル化するA/D変換手段と、A/D変換手段に よってディジタル化された複合ビデオ信号から輝度信号 及び色信号を分離抽出するY/C分離手段と、輝度信号 のペディスタル値がペディスタル基準値に制御されるよ うにペディスタル値に応じたシンクAGC用データを生 成するシンクAGC用データ生成手段と、輝度信号のピ ーク値がピーク基準値に制御されるようにピーク値に応 じたピークAGC用データを生成するピークAGC用デ ータ生成手段と、シンクAGC用データ及びピークAG C用データに応じてアナログ増幅手段のゲインを制御す る制御手段とを備えたビデオ信号処理装置であって、ピ ークAGC用データ生成手段を含むピークAGCルーブ 40 いる。水平フィルタ18は水平方向において制御方向検 系の時定数がシンクAGC用データ生成手段を含むシン クAGCループ系の時定数より短くされていることを特 徴としている。

[0006]

【発明の実施の形態】以下、本発明の実施例を図面を参 照しつつ詳細に説明する。図2に示したビデオ信号処理 装置において、入力アナログ複合ビデオ信号はアナログ 制御アンプ1に供給される。アナログ制御アンプ1はゲ イン制御スイッチ2によって選択されたゲインにて入力

プ1の出力にはアナログ/ディジタル変換器(ADC) 3が接続されており、増幅されたアナログ複合ビデオ信 号がディジタル化される。アナログ/ディジタル変換器 3の出力にはシンクチップクランプ4、Y/C分離回路 5及び同期分離回路6が接続されている。シンクチップ クランプ4は複合ビデオ信号のボトムレベルであるシン クチップ値を一定に保持する。Y/C分離回路5はディ ジタル化ビデオ信号から輝度信号成分Yと色信号成分C とを分離抽出する。同期分離回路6はディジタル化ビデ オ信号から同期信号成分を分離抽出する。

【0007】Y/C分離回路5から出力される輝度信号 成分Yは輝度レベル変換回路7によってレベル変換され て輝度信号として出力される。Y/C分離回路5から出 力される色信号成分Cはカラーデコーダ8によってディ ジタル色差信号であるR-Y信号及びB-Y信号に変換 されて出力される。また、Y/C分離回路5の輝度信号 成分出力には各ラインペディスタル平均値検出器11及 び各ラインピーク平均値検出器12が接続されている。 ペディスタル平均値検出器11は輝度信号の各ライン毎 均値をとる。ペディスタル平均値検出器11の出力には 更に256ラインペディスタル平均値検出器13が接続 され、そこでは各ラインペディスタル平均値検出器11 で得られた各ライン毎のペディスタル平均値の256ラ イン分の平均値がとられる。これはビデオ信号中の低周 波ノイズを除去するためである。256ラインペディス タル平均値検出器13による平均値はデータ抽出器14 によって抽出される。この抽出タイミングは垂直帰線消 去期間信号VBLANKの整数倍のタイミングとなるよ **うに、後述のタイミング制御回路26から出力されるタ** イミング信号に応じて制御される。データ抽出器14の 出力には比較器15及び差分検出器16が接続されてい る。比較器15はデータ抽出器14による抽出値とペデ ィスタル基準値とを比較してその比較結果を制御方向検 出器17に供給する。制御方向検出器17は比較器15 の出力状態から現在の制御方向を検出する。すなわち、 比較器15の出力値を上方向値、中間値及び下方向値の 3種類の値に分類して分類結果を示す信号を生成する。 制御方向検出器17には水平フィルタ18が接続されて 出器17の出力信号値を5回積算し、5回連続して同じ 値であるならば制御方向を確定し、その確定したときに 制御方向データを生成する。

【0008】差分検出器16はデータ抽出器14による 抽出値を保持し、今回の抽出値と前回の抽出値との差分 の大きさ(絶対値)を検出する。差分検出器16の出力 信号は制御方向検出器17及び水平フィルタ18の各出 力信号と共にゲインアンプ制御信号発生器19に供給さ れる。データ抽出器14には同期スライサ用データ発生 アナログ複合ビデオ信号を増幅する。アナログ制御アン 50 器21が接続されている。同期スライサ用データ発生器

21はデータ抽出器14において得られたデータ値を保 持し、同期分離回路6の同期信号のスライスデータを生 成する。また、データ抽出器14の出力には輝度信号ス ライサ用データ発生器22が接続されている。輝度信号 スライサ用データ発生器22はデータ抽出器14におい て得られた抽出値を保持し、4つの抽出値毎にフィルタ に通すことにより輝度信号用のスライスデータを作成す る。この輝度信号用のスライスデータは輝度レベル変換 回路7に供給される。

【0009】ラインピーク平均値検出器12は輝度信号 10 の各ライン毎にマスタークロックに同期してY/C分離 回路5からの輝度信号レベルをサンプリングしてサンプ ル値が3サンプリング以上連続してピーク基準値を越え た場合に '1' を示す信号を出力する。3 サンプリング 以上連続してピーク基準値を越えたことを確認する理由 は、ビデオ信号中の髙周波ノイズを考慮したためであ る。ラインピーク平均値検出器12の出力信号はピーク 積算値検出器23に供給される。ピーク積算値検出器2 3はラインピーク平均値検出器12の出力値を積算して 積算値を検出する。この検出タイミングは垂直帰線消去 20 期間信号VBLANKの整数倍のタイミングとなるよう に、タイミング制御回路26から出力されるタイミング 信号に応じて制御される。検出した積算値が基準値を越 えているならば、ピーク積算値検出器23は「1」を示 す信号を出力し、それ以外のときは0を示す信号を出力 する。ピーク積算値検出器23には差分検出器24が接 続されている。差分検出器24はピーク積算値検出器2 3の検出結果を保持し、前回の検出結果と今回の検出結 果とを比較して前回の検出結果が '0' であって今回の 検出結果が '1' であるとき '1' を示す信号 (ピーク 低下データ)を出力し、それ以外のときは0を示す信号 を出力する。すなわち、前回はピークがあったがそれが 今回なくなった場合にそれを検出するのである。ピーク 積算値検出器23及び差分検出器24の各検出信号はゲ インアンブ制御信号発生器19に供給される。

【0010】ゲインアンプ制御信号発生器19は、差分 検出器16,24、制御方向検出器17、水平フィルタ 18及びピーク積算値検出器23の各出力信号に応じて ゲイン制御スイッチ2に対してゲイン制御データを出力 し、また輝度信号スライサ用データ発生器22に対して 40 はスライスデータの出力するか否かを制御するイネーブ ル信号を出力する。

【0011】各ラインペディスタル平均値検出器11、 各ラインピーク平均値検出器12、256ラインペディ スタル平均値検出器13、データ抽出器14及びピーク 積算値検出器23には上記したタイミング制御回路26 から個別にタイミング信号が供給される。タイミング制 御回路26は同期分離回路6から出力される垂直帰線消 去期間信号VBLANK及び水平同期信号HDと共に時

タイミング信号を生成する。時定数制御回路27にはシ ンクAGC及びピークAGC用の時定数情報が外部から 入力されるようになっており、その入力時定数情報に応 じて適切な時定数が時定数制御回路27にて設定され

【0012】同期分離回路6には更に、ビデオ信号の供 給開始を検出するビデオ信号検出器28が接続されてい る。ビデオ信号検出器28は同期分離回路6による同期 分離動作においてビデオ信号が検出されたときビデオ信 号検出信号を発生する。ビデオ信号検出器28の出力に は初期制御回路29が接続されている。初期制御回路2 9はビデオ信号検出信号又は外部からのマスターリセッ トに応じて各回路の出力レベルに初期値を設定する。と れは複合ビデオ信号の入力開始後、直ちに安定した制御 動作を可能にするためである。

【0013】次に、かかる装置の動作を波形図を用いて 説明する。入力複合ビデオ信号は先ず、アナログ制御ア ンプ1に供給され、そとでゲイン制御スイッチ2の選択 状態に応じた利得にてアナログ制御アンプ1によって増 幅される。アナログ制御アンプ1を経たビデオ信号はア ナログ/ディジタル変換器3によってディジタル化され る。ディジタル化複合ビデオ信号はY/C分離回路5及 び同期分離回路6に供給されると共にシンクチップクラ ンプ4によって複合ビデオ信号のシンクチップ位置が一 定になるようにクランプされる。Y/C分離回路5では ディジタル化複合ビデオ信号から輝度信号Yと色信号C とが分離抽出され、同期分離回路6ではディジタル化ビ デオ信号から同期信号が分離抽出される。

【0014】Y/C分離回路5から出力されるディジタ ル輝度信号Yが図3(a)に示すような波形を有してい る場合に、各ラインペディスタル平均値検出器11では ライン(水平走査期間)毎にペディスタル値を16個だ けサンプリングしてその平均値を算出することが行なわ れる。各ライン毎にペディスタル平均値が得られると、 256ラインペディスタル平均値検出器13では、図3 (b) に示すように、各ライン毎のペディスタル平均値 が256ライン分だけ加算されその加算結果を256で 割算して256ライン分のペディスタル平均値が算出さ れる。よって、図3(c)に示すように、算出された2 56ライン分のペディスタル平均値は次の256ライン 期間に出力される。

【0015】データ抽出器14は256ライン分のペデ ィスタル平均値を図3 (d) に示すように垂直帰線消去 期間信号VBLANKの整数倍のタイミングで抽出す る。とれは垂直帰線消去期間にゲインの制御動作を行な いたいためである。抽出された平均値はペディスタル基 準値と比較器15にて比較される。この比較に当たって は平均値は8ビットのデータであるが、その下位2ビッ トはOに各々される。比較結果は図3(e)に示すよう 定数制御回路27によって設定された時定数に応じて各 50 に、抽出平均値がペディスタル基準値より大である上方

向値、抽出平均値がペディスタル基準値と同じである中間値、及び抽出平均値がペディスタル基準値より小である下方向値のいずれかとして得られ、制御方向検出器17はその比較結果に応じて図3(f)に示すタイミングで、すなわち期間T1毎に3ビットの制御方向データをゲートアンプ制御信号発生器19に対して出力する。

【0016】制御方向検出器17の出力信号は水平フィルタ18に供給され、水平フィルタ18は図3(g)に示すように水平方向において制御方向検出器17の出力信号値を5回積算し、5回連続して同じ値であるならば 10制御方向を確定し、その確定したときに図3(h)に示すタイミングすなわち期間5T1毎にで3ビットの制御方向データをゲートアンプ制御信号発生器19に対して出力する。

【0017】また、データ抽出器14において得られたデータ値は、同期スライサ用データ発生器21にて図4(i)に示す期間だけ保持され、その保持データは同期分離回路6にスライスデータとして供給される。よって、同期分離回路6は供給されたスライスデータに応じてディジタル化ビデオ信号から同期信号を分離するので20ある。これにより、テレビジョン受像機において電界強度の悪い受信ビデオ信号又はノイズが混入しているビデオ信号からから同期信号を確実に抽出することができる。なお、図4(c)及び図4(d)は図3(c)及び図3(d)に各々示した波形に対応する。

【0018】データ抽出器14による抽出値は差分検出 器16にて図4(j)に示すように今回の抽出値及び前 回の抽出値として保持され、今回の抽出値と前回の抽出 値との差分の絶対値が算出される。図4(k)に示すよ うに、差分の絶対値が基準値より大であるとき差分検出 器16からは '1' を示す信号が出力される。更に、デ ータ抽出器14による抽出値は、輝度信号スライサ用デ ータ発生器22にて図4(1)に示すように保持され、 そして4つの抽出値毎にフィルタに通すことにより積分 され、積分結果の輝度信号用のスライスデータが図4 (m) に示すように作成される。そのスライスデータは ゲインアンプ制御信号発生器19から図4(n)に示す イネーブル信号が供給されているときには輝度レベル変 換回路7に供給される。輝度レベル変換回路7は後述す るが、供給されたスライスデータによって定まる値をペ 40 ディスタル値とし、そとに輝度信号のブラックレベルを 合わせるようにレベル調整する。

【0019】ラインピーク平均値検出器12においては、Y/C分離回路5からの輝度信号レベルが図5

(o) に示すように、各ライン毎にマスタクロックに同期して3点だけサンプリングされる。図5 (p) のように、各ライン毎にそのサンプル値が3サンプリング連続してピーク基準値を越える場合には、各ライン毎に図5 (q) にハッチングで示すタイミングで1を示す信号が出力される。

【0020】ラインピーク平均値検出器12の出力値はピーク積算値検出器23にて積算される。その積算値は垂直帰線消去期間信号VBLANKの整数倍のタイミングで検出される。よって、垂直帰線消去期間信号VBLANKの整数倍のタイミングが図5(s)に示すようなタイミング(ハッチング部分)であれば、図5(r)に示す期間毎にラインピーク平均値検出器12の出力値の積算が繰り返される。そして、その積算値が基準値を越えると、ピーク積算値検出器23は図5(t)に示すように直ちに、1、を示す検出値を出力する。

【0021】ピーク積算値検出器23による検出値は差分検出器24にて図5(u)に示すように今回の検出値及び前回の検出値として保持され、今回の検出値と前回の検出値とが比較される。図5(v)に示すように、前回の検出値が0であって今回の検出値が'1'であるとき、すなわち前回はピークがあったがそれが今回なくなったとき図5(w)に示す'1'を示す信号が出力される。

【0022】ゲインアンブ制御信号発生器19は、制御方向検出器17から出力される3ビットの制御方向データと、図5(x)に示すようにそのデータ出力タイミングtを利用して差分検出器24の出力信号を読み取り、図5(y)に示すように読み取る毎にその差分検出器24の出力信号をピークの予測信号として用いる。詳しくは次の表1に示すように制御動作を行なう。

【0023】 CCで、信号Aは制御方向検出器17から 出力された3ビットのピークゲイン予測用のデータであ り、ペディスタル値が基準値より上方向値では'10 0'、中間値では'010'下方向値では'001'で ある。信号Bは水平フィルタ18から出力された3ビッ トのデータであり、積算値より確定した方向が上方向で は '100'、中間では '010' 下方向では '00 1'である。信号Cはペディスタル用の差分検出器16 から出力された 1 ビットのデータであり、今回値と前回 値との差分の絶対値が基準値より大であるとき '1'を 示す。信号Dはピーク積算値検出器23から出力された 1ビットのデータであり、ピーク値が基準値より大であ るならば、'1'を示す。信号Eはピーク用の差分検出 器24から出力された1ビットのデータであり、前回値 が '1' で今回値が0のとき '1' を示す。信号Fはゲ インアンプ制御信号発生器19から出力された1ビット のイネーブル信号であり、 '1' を示すとき輝度信号ス ライサ用データ発生器22からのスライスデータの出力 を可能にする。信号Gはゲインアンプ制御信号発生器1 9から出力された6ビットのゲイン制御データであり、 ゲイン制御スイッチ2に供給される。表1中の 'x' は 無視されることを意味する。

[0024]

【表1】

				·	,			_			,
信号ら及びで、Fの裁明	スディスタル位置のみが大きいのでゲインを下げる。	スティスタル位置が正常なのたゲインを勤かさない。	ペディスタ 小位屋のみが小さいのでゲインを上げる。	ピーク値が大きく、ペディスタグ位置も大きいのでゲインを下げる。	ピーク値が大きいので、ペディスタル位置が正常でも ゲインを下げる(ピークの自御優先のため)。	突発的なペディスタル位置の変化と認識し、「Aの信号を無視し、ゲインを下げる(ピーケの創御優先のため)。	突発的なペティスクル位置の変化と認識し、Aの信号を無視し、ゲインを下げる(ピークの前御優先のため)。	ピーク値が大きく、Aの信号(予選用の信号)が基準のペティスタル位置より小さいが、ビーク制御を停止するために使用する信号E が0なので、ゲインを下げる。	ピーク値が大きく、Aの信号(予選用の信号)が基準のペディスタル位置より大きく、ピーク創稿を停止するために使用する信号に、が1だが、ゲインを下げる。	ピーク値が大きく、Aの信号(予週用の信号)が差準のペディスタル位置に対して正常だが、ピーク値紛を停止するために 使用する信号E が1だが、ゲインを下げる。	ピーク値が大きく、A の信号(予選用の信号)が基準のペディスタル位置が小さいと判断し、ピーク領御を停止するために 使用する信号 ごがの数、信号 Fを1にする。再度、 Dが1になるか、C が1になると信号 F は0になる。
Ą	K	ĸ	ĸ	×·	ĸ	8	010	100	8	010	8
ш	×	×	× .	×	ĸ	0	0	0	-	-	-
B	001 [°]	010	1 98	001	010	1001	100	x	×	H	H
٥	0	0	0			-	1	1	-		-
信号				-							

【0025】ゲイン制御スイッチ2を介してアナログ制 御アンプ1のゲインを下げることによりアナログ制御ア ンプ1から出力される複合ビデオ信号のレベルは低下 し、またアナログ制御アンプ1のゲインを上げることに よりアナログ制御アンプ1から出力される複合ビデオ信 号のレベルは上昇する。信号D=1、信号E=1、信号 50 ンクAGCよりも優先され、アナログ制御アンプ1のゲ

A=001のときにはアナログ制御アンプ1のゲインは 制御されない。

【0026】との表1に示した制御動作により、ピーク 積算値検出器23のの出力信号Dに基づいて実ピーク値 がピーク基準値より大きいときには、ピークAGCがシ

インが下げられる。ピークAGCを優先させるためにシ ンクAGCループの時定数よりもピークAGCループの 時定数が短く(例えば、シンクAGCループの時定数の 1/6) 設定されている。 これは水平フィルタ18が挿 入され、その出力信号Bを監視しているからである。図 6に示すように、実ピーク値がピーク基準値を越えない 間はシンクAGCが動作し、実ピーク値がピーク基準値 を越えると、ピークAGCが直ちに動作してピーク値を 基準値に制御し、その後、制御方向検出器17の出力信 号Aを参照してピーク値を基準値に維持すること(すな 10 わち、ピークホールド)が行なわれる。

11

【0027】ピークAGCの動作が優先されてピークホ ールド状態となると、かかる装置によれば、ペディスタ ル値が図7(a)に示すように、実ペディスタル値がペ ディスタル基準値より低い状態となり、ブラックレベル が一致しなくなる。そこで、イネーブル信号Fを'1' として図7(c) に示すように入力ビデオ信号のペディ スタル値をブラックレベルとするように制御することが 行なわれる。すなわち、ペディスタル基準値をハッチン グHで示す分だけ低下させることが行なわれる。これに 20 説明する波形図である。 より、ブラックレベル部分の適正な映像表示が可能とな る。なお、この制御の実行によりブラックレベルが頻繁 に動いてノイズが生じないように、図7(b)に示す期 間T2のように一定の時定数及び不感帯が設けられてい る。すなわち、実ペディスタル値に応じて1フィールド 毎に1ステップずつ下げるような時定数にされ、また実 ペディスタル値とペディスタル基準値との差が±4コー ド内であれば動作しない。

【0028】また、アナログ制御アンプ1のゲインステ ップ設定(図8のゲインステップa)に比べてアナログ 30 /ディシタル変換器3の分解能(図8の各ステップ)が 細かいと、図8に実線で示したようにアナログ制御アン プのゲインが上下して、ゲイン制御のループが不安定と なり、ビデオ信号が発振してしまう。しかしながら、か かる本発明による装置によれば、比較器15により25 6ライン毎のペディスタル平均値を1/4にした値に応 じてアナログ制御アンプ1のゲインが制御されるので、 図9に示すようにアナログ制御アンプ1のゲインが安定 して変動することが防止される。また、水平フィルタ1 8 により水平方向に5回連続して同じ制御方向ならば、 新たなゲインの方向を決める信号Bが得られる。よっ なビデオ信号が到来してもそれには反応しないので、本 装置から出力されるビデオ信号が突然変動することを防

止することができる。


【0029】以上の如く、本発明によれば、シンクチッ ブを基準にしたシンクAGCのループ中にピークAGC が動作するようにして、入力複合ビデオ信号のレベルを 適切に制御することができる。なお、本発明はテレビジ ョン受像機、ビデオテープレコーダ(VTR)、NTS C/PALデコーダ等の装置に適用することができる。 【図面の簡単な説明】

- 【図1】従来の装置の動作を示す波形図である。
- 【図2】本発明の実施例を示すブロック図である。
 - 【図3】図2の装置の動作を説明するための波形及びタ イミング図である。
 - 【図4】図2の装置の動作を説明するための図3に続く 波形及びタイミング図である。
 - 【図5】図2の装置の動作を説明するための図4に続く 波形及びタイミング図である。
 - 【図6】ピークAGCが動作する場合を説明する波形図
- 【図7】ペディスタル値をブラックレベルとする制御を
 - 【図8】アナログ制御アンプの従来のゲイン変化例を示 す図である。
 - 【図9】図2の装置によるアナログ制御アンプのゲイン 変化例を示す図である。
 - 【図10】図2の装置によるアナログ制御アンプのゲイ ン変化例を示す図である。


【主要部分の符号の説明】

- 1 アナログ制御アンプ
- 2 ゲイン制御スイッチ
- 3 アナログ/ディジタル変換器
- 4 シンクチップクランプ
- 5 Y/C分離回路
- 6 同期分離回路
- 7 輝度レベル変換回路
- 16,24 差分検出器
- 17 制御方向検出器
- 18 水平フィルタ
- 19 ゲインアンプ制御信号発生器
- 21 同期スライサ用データ発生器
- 40 22 輝度信号スライサ用データ発生器
 - 23 ピーク積算値検出器
 - 26 タイミング制御回路
 - 27 時定数制御回路







【図6】




【図7】



[図8]




[図9]





女 アナログ制御アンプのアイン位置

256 ライン毎のペディスタル平均/値を ¹/4 にした値


【図2】











【図10】

